[English Translation of Excerpt from Reference 1]

Laid-Open Japanese Patent Application 2003-332295 A

Laid-Open Date: November 21, Year of Heisei-15 (2003)

Number of Claims: 24; (Gazette in 14 pages)

Japanese Patent Application 2002-142086

Filing Date: May 16, Year of Heisei-14 (2002)

Applicants: Grand Plastic Technology Corp. & Taiwan Semiconductor

Manufacturing Co., Ltd. [both of Formosa]

Inventors: XIE Rou He, WANG Zhi Chen, et al [all of Formosa]

[Title of Invention] LOW TEMPERATURE WET ETCHING METHOD FOR HIGHLY INSULATED THIN LAYER

··· (omitted) ···

[Claims]

[Claim 1] A low temperature wet etching method for a highly insulated thin layer, characterized in that the low temperature wet etching method for a highly insulated thin layer comprises following steps:

first, a wafer provided with highly insulated thin layer deposited on at least a silicon dioxide layer or polycrystalline silicon is prepared;

next, the etching of the highly insulated thin layer with a liquid mixture comprising hydrofluoric acid and a per-halogeno element acid is run on the wafer surface; and

the wafer is further washed with ionized water and then dried.

[Claim 2] A low temperature wet etching method for a highly insulated thin layer in a production method for a highly insulated gate insulation layer complementary metal oxide semiconductor (CMOS), characterized in that the method comprises following steps that:

isolated blocs are formed with the local oxide of silicon (LOCOS) or shallow trench isolation (STI) on a wafer comprising un doped silicon glass (USG) and p-type wells and n-type wells are formed:

a gate conductor layer is formed by depositing a highly insulated thin layer;

a gate is patterned by lithography;

ion implantation is run to turn n to p-type well blocks and p to n-type well blocks and source/drain blocks are doped at a low concentration:

silicon oxide is deposited and the silicon dioxide side walls of gates are formed by etching;

highly insulated thin layers are etched with a solution mixture of hydrofluoric acid and a per-halogeno element acid to remove highly insulated thin layers over the source/drains;

by covering with gates and silicon dioxide side walls and self-alignment, source/drain blocks are doped at a high concentration by running ion plantation; and

a metallization step is finally executed.

[Claim 3] A low temperature wet etching method for a highly insulated thin layer in a production method for a highly insulated thin layer DRAM, characterized in that the method comprises following steps that:

using a substrate having at least both a transistor structure of a highly insulated thin layer DRM A and a lower electrode layer already completed, a highly insulated thin layer is deposited on all over the surface of the lower electrode layer to form an insulation layer for a capacitor;

a photo resistor (PR) [layer] is formed in the step of lithography to protect the lower electrode layer and the highly insulated thin layer thereof and etching is run at a lower temperature using a liquid mixture comprising hydrofluoric acid and a halogeno element acid as an etching agent to remove the highly insulated thin layer in [areas] other than the lower electrode layer;

a top electrode layer is deposited; and

a procedure for the following step of metallization is accomplished.

[Claim 4] A low temperature wet etching method for a highly insulated thin layer in a production method for a highly insulated thin layer capacitor, characterized in that the method comprises following steps that:

using a substrate having at least a lower electrode layer already completed, a highly insulated thin layer is deposited on all over the surface of the lower electrode layer to form an insulation layer for a capacitor:

a photo resistor (PR) [layer] is formed in the step of lithography to protect the lower electrode layer and the highly insulated thin layer thereof and etching is run at a lower temperature using a liquid mixture comprising hydrofluoric acid and a halogeno element acid as an etching agent to remove the highly insulated thin layer in [areas] other than the lower electrode layer;

- a top electrode layer is deposited; and
- a procedure for the following step of metallization is accomplished.

[Claim 5] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that the highly insulated thin layer comprises hafnium oxide (HfO₂).

[Claim 6] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that the highly insulated thin layer comprises zirconium oxide (ZrO₂).

[Claim 7] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that the halogeno element acid is peroxochloric acid (HClO₄).

[Claim 8] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that the halogeno element acid is peroxobromic acid (HBrO₄).

[Claim 9] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that the halogeno element acid is peroxoiodic acid (HIO₄).

[Claim 10] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that a mixture ratio by volume of hydrofluoric acid and a halogeno element acid is within a range from 1:50 to 1:5000.

[Claim 11] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that a mixture ratio by volume of hydrofluoric acid and a halogeno element acid is within a range from 1:1000 to 1:2500.

[Claim 12] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that the wet etching is run at a low temperature within the range of 0°C~100°C.

[Claim 13] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that the wet etching is run within single wafer etching tools.

[Claim 14] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that the wet etching is run within batch-type wafer etching tools.

[Claim 15] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that the

wet etching is run within wafer clusters etching tools.

[Claim 16] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that the wet etching is run within stand-alone wafer etching tools.

[Claim 17] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that an etching ratio of silicon wafer with a liquid mixture comprising hydrofluoric acid and a halogeno element acid is no more than 10Å/min.

[Claim 18] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that a liquid mixture comprising hydrofluoric acid and a halogeno element acid has an etching ratio of no more than 10Å/min. to a highly insulated thin layer comprising zirconium oxide.

[Claim 19] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that a liquid mixture comprising hydrofluoric acid and a halogeno element acid has an etching ratio of no more than 10Å/min. to silicon dioxide.

[Claim 20] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that a liquid mixture comprising hydrofluoric acid and a halogeno element acid has an etching ratio of no more than 10/Åmin. to un doped silicon glass (USG). [Claim 21] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that a liquid mixture comprising hydrofluoric acid and a halogeno element acid has an etching ratio of no more than 10/Åmin. to boron phosphorous silica glass (BPSG).

[Claim 22] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that a liquid mixture comprising hydrofluoric acid and a halogeno element acid has an etching ratio of no more than 10/Åmin. to phosphorous silicon glass (PSG).

[Claim 23] The low temperature wet etching method for a highly insulated thin layer according to any of Claims 1, 2, 3 and 4, characterized in that a liquid mixture comprising hydrofluoric acid and a halogeno element acid has an etching ratio of no more than 10/Åmin. to polycrystalline silicon. [Claim 24] The low temperature wet etching method for a highly insulated

thin layer according to any of Claims 1, 2, 3 and 4, characterized in that a liquid mixture comprising hydrofluoric acid and halogeno element acid has an etching ratio of no more than 10/Åmin. to silicon wafer.

··· (omitted) ···

[0003]

[Table 1]

chemicals	HfO2 etching ratios (unit: Å/min.)
pure HClO ₄	0.3
pure H ₂ SO ₄ (at 160°C)	1.25~5.25
pure H ₃ PO ₄ (at 80°C)	0
BOE	20
pure CH3(COOH)2	0~20
pure HCl	0~0.9
pure HBr	2.5~10
pure HI	0
pure HF	101
pure H ₂ O ₂	0
TMAH	0.4

As shown in the above Table 1, etching with sulfuric acid needs heating up to as high a temperature as 160°C and its etching ratio is as low as 5 Å/min. Other examples such as phosphoric acid (H_3PO_4) , acetic acid (CH3(COOH)2), hydrochloric acid (HCl), bromic acid (HBr), iodic acid (HI), pure perchloric acid (HClO₄) etc. have etching ratios close to 0 but these cannot be used for the etching of silicon dioxide. Dry etching is not applicable to silicon and can damage the source/drain surfaces and increase the loss of electric current. Thus, in consideration of defects of etching with hot sulfuric acid and dry etching, the development of a further advanced other etching method has been required. Earlier used oxide-nitride-oxide (ONO) is no more appropriate to be used as the insulation layer for RAM capacitors at the latest stage, and any of later developed BST etc. embrace troubles of their dissipation. Yet, when hafnium dioxide (HfO2) is used, dissipation can bee a minor problem, but etching problems arise in respect to a heat resistance facilities for hot sulfuric acid etching as well as insufficient etching selectivity ratios in the dry etching of un-doped silica glass (USG). borophosphorous silica glass (BPSG), etc.

--- (omitted) ---

[0006]

[Solution for Problems] First, a highly insulated thin layer on silicon dioxide or polycrystalline silicon is etched with a liquid mixture comprising hydrofluoric acid and a perchloric acid (HClO₄) or other per-halogeno element acid (such as HBrO₄ or HIO₄). A mixing ratio is set within a range from 1:50 to 1:5000, most preferably to a range from 1:1000 to 1:2500, and wet etching is run at a low temperature so that an etching ratio to the highly insulated thin layer can become no less than 10Å/min. but all the etching ratios for silicon dioxide (SiO2), un-doped silica glass (USG), polycrystalline silicon, etc. remain no more than 10Å/min. Thus, very excellent selectivity can be provided by this method.

--- (omitted) ---

[0010]

[Embodiment of Invention] The etching of a hafnium dioxide (HfO2) layer having a high dielectric constant is executed using a different etching liquid. First, according to physical vapor deposition (PVD) method, both USG and polycrystalline silicon are deposited by chemical vapor deposition (CVD), and thicknesses before and after etching are measured with an N&K analyzer in the CVD method. All these depositions and measurements are accomplished in first-class dust-free rooms and a single staff is in charge thereof. A highly insulated thin layer is etched with concentrated sulfuric acid (H2SO4) at 160°C, at an etching ratio of 1.25~5.25Å/min., its etching selectivity ratio to USG being 1:1 within a range of "acceptable". However, it is not easy to find a vessel capable to withstand the high temperature acid, and the vessel maintenance can also cause a difficult problem. However, all the etching with pure phosphoric acid (H3PO4), pure peroxochloric acid (HClO4), pure hydrochloric acid (HCl), pure hydrobromic acid (HBr), pure hydriodic acid (HI), pure oxalic acid (COOH)2, etc. can result in unacceptably too low etching ratios. Etching with dilute hydrofluoric acid (HF:H2O = 1:2000) has as very slow an etching ratio to a highly insulated [thin layer] as 1Å/min, and although the etching ratio to USG become somewhat as higher as 7Å/min. the selectivity ratio becomes inappropriate 1:7. This is due to excessive USG in shallow trench isolation (STI). However, when etching is executed with a liquid mixture comprising hydrofluoric acid and peroxochloric acid at a low temperature, etching ratio can be no less than 10Å/min.in al the volume ratios ranging from 1:50 to 1:5000, but the etching ratio with USG becomes

reduced as the concentration of peroxochloric acid is increased and the selectivity ratio of etching for HfO2 and USG becomes 1:0.65 at 1:2000hrs (refer to Figures 3 and 4).

```
--- (omitted) ---
```

--- (omitted) ---

The etching process is conducted in Single wafer tools, batch-type etching tools, Cluster tools or Stand alone tools, highly insulating thin layer being etched at low temperature by all of them, whereas, selection is not limited to them but any tool is used with proviso the tool allows contact of a wafer with hydrogen fluoride and peroxochloric acid

--- (omitted) ---

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開番号 特開2003-332295 (P2003-332295A)

(43)公開日 平成15年11月21日(2003.11.21)

(51) Int.Cl.² H 0 1 L 21/306 識別記号

F I H 0 1 L 21/306 テーマコード(参考)

HOIL 21/306

HOIL 21/306

D 5F043

審査請求 有 請求項の数24 OL (全 14 頁)

(21)出願番号 特顧2002-142086(P2002-142086)

(22)出編日 平成14年5月16日(2002.5.16)

(71)出額人 502176328

弘塑科技股▲ふん▼有限公司

台灣 新竹県新竹工業区大同路13号

(71) 出職人 500262038

台湾積體電路製造股▲ふん▼有限公司

台湾新竹科学工業園區園區三路121号

(72)発明者 謝 育和

台灣 新竹市中興路29号

(72)発明者 王 志成

台湾 新竹市光復路二段507号8楼之2

(74)代理人 100107962

弁理士 人交 孝維


最終頁に続く

(54) 【発明の名称】 高絶縁性薄層の低温ウェットエッチング法

(57)【要約】 (修正有)

【課題】CNOSの高絶縁性ゲート絶縁層やDRAMの高絶縁性 コンデンサの絶縁被製造に有利で且つアクティブエリア のシリコンや隔離区のUSGに凹凸を形成する問題を解決 するべく高絶縁性薄層の低温ウェットエッチング法を提 供する。

【解決手段】 弗化水素酸と過塩素酸やその他の過ハロゲン族元素酸の混合液により、空温下で高齢線性薄層に対してウェットエッチングを行い、該側のエッチング率が10人/min以上になるようにし、同時に酸化シリコンや0 SG、或いはポリシリコン等のエッチング率が皆10人/minと下をわり日ご選択は各工程の必要に適した比率となるようにする。



体積比 X (HF:HCIO:=1:X)

【特許請求の範囲】

【請求項1】高絶縁性薄層の低温ウェットエッチング法 において、少なくとも先ず二酸化シリコン層やポリシリ コントに堆積した高絶縁性薄層を具有するウェハーを用 意し、

次に弗化水素酸と渦ハロゲン族元素酸の混合液でウェハ 一表面にて高絶縁性薄層のエッチングを行い、

更にイオン化された水によってウェハーを洗浄した後乾 燥させる。

T程を含むことを特徴とする高絶縁性薄層の低温ウェッ トエッチング法。

【請求項2】高絶縁性ゲート絶縁層CMOS (complementar v metal oxide semiconductor) ロジックコンポーネン ト製造方法において、

USG (un - doped silicon glass) であるウェハー上にLO COS (Local Oxide of Silicon) やSTI (Shallow Trench Isolation) によって隔離区を形成し、並びにp型ウェル とn型ウェルを形成し、

高絶縁性薄層を堆積してゲート導電層を形成し、

リトグラフによってゲートをパターニングし、 n をp型ウェル区に、またp をn型ウェル区にイオンイン プランテーションして、ソース/ドレイン区を低濃度ド

ープし、 酸化シリコンを堆積させ、エッチングでゲートの二酸化

シリコン側壁を形成し、

弗化水素酸と渦ハロゲン族元素酸の混合溶液で高絶縁性 薄層をエッチングして、ソース/ドレイン上の高絶縁性 薄層を除去し、

ゲートと二酸化シリコン側壁で被覆し、セルフアライン でイオンインプランテーションしてソース/ドレイン区 30 請求項1,2,3,4記載の高絶縁性薄層の低温ウェッ を高濃度ドープし、

最後に金属化の工程を経る工程を含むことを特徴とする 高絶縁性薄層の低温ウェットエッチング法。

【請求項3】 高絶縁性薄層のDRAMの製造方法において は、少なくとも既にDRAMの完成したトランジスタ構造。 及び下層電極層(ロアーエレクトロード)の基板によ り、下層電極層(ロアーエレクトロード)上全面に高絶 縁性薄層を堆積させてコンデンサの絶縁層とし、

リソグラフによる工程でフォトレジスト (Photo Resis t, P.R.) を形成して下層電極層 (ロアーエレクトロー ド) とその上の高絶縁性薄層を保護し、弗化水素酸とハ ロゲン族元素酸の混合液をエッチング液とし、低温下で エッチングを進めて下層電極層(ロアーエレクトロー ド)以外の高絶縁性薄層を除去し、

最上層電極層(トップエレクトロード)を堆積し、 後続の金属化工程を完成させる手順を含むことを特徴と する高絶縁性薄層の低温ウェットエッチング法。 【請求項4】高絶縁件薄層コンデンサ製造方法において

は、少なくとも下層電極層(ロアーエレクトロード)が 完成した基板により、先ず下層電極層(ロアーエレクト 50 ットエッチング法。

ロード) 上全面に高絶縁性薄層を堆積させてコンデンサ の絶縁層とし、

リソグラフによりフォトレジスト (Photo Resist, P. R.) を形成して下層電極層(ロアーエレクトロード)と その上の高絶縁性薄層を保護し、弗化水素酸とハロゲン 族元素酸の混合液をエッチング液とし、低温下でエッチ ングを進めて下層電極層(ロアーエレクトロード)以外 の高絶縁性薄層を除去し、

上層電極層(トップエレクトロード)を堆積し、

後続の金属化工程を完成させる手順を含むことを特徴と する高絶縁性薄層の低温ウェットエッチング法。

【請求項5】該高絶縁性薄層は酸化ハフニウム (HfO:) によるものであることを特徴とする請求項1,2,3, 4 記載の高絶緑性薄層の低温ウェットエッチング法。 【請求項6】該高絶縁性薄層は酸化ジルコニウム (ZrO) 。)によるものであることを特徴とする譜求項1.2. 3. 4記載の高絶縁性薄層の低温ウェットエッチング

【請求項7】該ハロゲン族元素酸はペルオキソ塩素酸 (HC10a) であることを特徴とする請求項1,2,3, 4記載の高絶縁性薄層の低温ウェットエッチング法。 【請求項8】該ハロゲン族元素酸はペルオキソ臭酸(hb rOc) であることを特徴とする請求項1,2,3,4記

載の高絶縁性薄層の低温ウェットエッチング法。

【請求項9】該ハロゲン族元素酸はペルオキソヨード酸 (HIO₄) であることを特徴とする請求項 1. 2. 3. 4 記載の高絶縁性薄層の低温ウェットエッチング法。

【請求項10】 弗化水素酸とハロゲン族元素酸の体精混 合比は1:50から1:5000の範囲であることを特徴とする トエッチング法。

【請求項11】該弗化水素酸とハロゲン族元素酸の体積 混合比は1:1000から1:2500の範囲であることを特徴と する請求項1、2、3、4記載の高絶縁性薄層の低温ウ エットエッチング法。

【請求項12】該ウェットエッチングは0℃~100℃の低 温下で行われることを特徴とする請求項1、2、3、4 記載の高絶縁性薄層の低温ウェットエッチング法。

【請求項13】該ウェットエッチングは単片式のエッチ 40 ング機 (Single wafer tools) 内で行われることを特徴 とする請求項1、2、3、4記載の高絶縁性薄層の低温 ウェットエッチング法。

【請求項14】該ウェットエッチングはバッチタイプ (Batch Type) のエッチング機内で行われることを特徴 とする請求項1、2、3、4記載の高絶縁性薄層の低温 ウェットエッチング法。

【請求項15】該ウェットエッチングは多腔式のエッチ ング機 (Clusters tools) 内で行われることを特徴とす る請求項1、2、3、4記載の高絶縁性薄層の低温ウェ

【請求項16】該ウェットエッチングは単腔式のエッチ ング機 (Stand alone tools) 内で行われることを特徴 とする請求項1、2、3、4記載の高絶縁性薄層の低温 ウェットエッチング法。

【請求項17】 弗化水素酸とハロゲン族元素酸の混合溶 液によるシリコンウェハーのエッチング率は10Å/min 以下であることを特徴とする請求項1,2,3,4記載 の高絶縁性薄層の低温ウェットエッチング法。

【請求項18】 弗化水素酸とハロゲン族元素酸の混合溶 適が酸化ジルコニウムの高絶縁性薄層に対するエッチン 10 グ率は10Å/min以下であることを特徴とする請求項 2.3.4記載の高絶縁性薄層の低温ウェットエッ チンゲ注。

【請求項19】 弗化水素酸とハロゲン族元素酸の混合溶 液が酸化シリコンに対するエッチング率は10Å/min以 下であることを特徴とする請求項1、2、3、4記載の 高絶縁性蓮屬の低温ウェットエッチング法。

【請求項20】 弗化水素酸とハロゲン族元素酸の混合溶 液がUSGに対するエッチング率は10Å/min以下であるこ 層の低温ウェットエッチング法。

【請求項21】 弗化水素酸とハロゲン族元素酸の混合溶 液が、ほうリンシリカグラス (BPSG) に対するエッチン グ率は10Å/min以下であることを特徴とする請求項 1. 2. 3. 4記載の高絶縁性薄層の低温ウェットエッ チンゲ法。

【請求項22】 弗化水素酸とハロゲン族元素酸の混合溶 液がリンシリカグラス (PSG) に対するエッチング率は1 OÅ /min以下であることを特徴とする請求項1、2、 3, 4記載の高絶縁性薄層の低温ウェットエッチング

【請求項23】 弗化水素酸とハロゲン族元素酸の混合溶 液がポリシリコンに対するエッチング率は10Å/min以 下であることを特徴とする請求項1、2、3、4記載の 高絶縁性薄層の低温ウェットエッチング法。

注。

*【請求項24】弗化水素酸とハロゲン族元素酸の混合溶 液がシリコンウェハーに対するエッチング率は10 Å /mi n以下であることを特徴とする請求項1,2,3,4記 載の高絶縁性薄層の低温ウェットエッチング法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は高絶縁性薄層の低温 ウェットエッチング法に係り、特に高絶縁性薄層のウェ ットエッチングを改良したものに関わる。

[0002]

【従来の技術】CMOS (complementary metal oxide semi conductor) ロジックコンポーネントやDRAM (dynamic R AM) のような半導体装置においては、集積度の増加や容 量増大、駆動電圧の減少などの為、設計基準を大幅に下 げ、ゲート二酸化シリコン膜の厚さを極限にまで薄く し、現在では既に6mm (60Å) 以下の厚さにすることに 成功している。よってこの製造工程における制御は難し く、DRAMのコンデンサは二酸化シリコンや酸化物 - チッ 化物 - 酸化物、即ち0N0では最早メモリの電荷量の要求

- とを特徴とする請求項1,2,3,4記載の高絶縁性薄20 を満たすことができなくなっていることより、昨今では 高絶縁性薄膜をゲート絶縁層とし、二酸化シリコンやON Oに取って代わるDRAMのコンデンサの絶縁層とするよう になっている。現在の設計基準は0.18 u mの域にまで及 んでおり、ゲート絶縁層の選択に至っては多種の材質が 利用されており、特に要求されることは汚染されていな いアクティブエリアであり、エッチングが容易で、誘雷 率が高く、電流のロスが少ないものとなっている。中で も最も注目されているものとして、酸化ハフニウム(Hf (12) や酸化ジルコニウム(7r02)等があり、誘電率
 - (dielectric constant) kが15~25の理想的な値で安定 30 しており、シリコンアクティブエリア内に拡散せず、電 流のロスが少ない長所を具有するが、エッチングが容易 ではないことが欠点となっている。

[0003]

≪表1≫ 化学品 HfO: のエッチング率(単位は全てÅ/min) 0.3 pureHC104 pureH₂SO₁ (at 160°C) $1.25 \sim 5.25$ pureH₂ PO₁ (at 80°C) 0 BOE 20 pure C H₂ (COOH)₂ $0 \sim 2$ pureHC1 $0 \sim 0.9$ $2.5 \sim 10$ pureHBr pureHI 0 101 pureHF pureH: 0: 0 TMAH 0.4

またそのエッチング率は僅か5 Å/minほどであり、そ の他として例えばリン酸(H-PO。)や酢酸CH。(COO H): 、塩酸(HC1) や臭酸(HBr)、ヨード酸(HI)、 練渦塩素酸(HC10。)等のエッチング率は0に近いが、然 し2酸化シリコンにエッチングするのには使用できな い。またドライエッチングはシリコンには不向きであ り、ソース/ドレイン表面を傷つけ、電流のロスを増加 させてしまう。よって、熱硫酸によるエッチングやドラ イエッチングによる欠点を考慮し、更に発展したその他 のエッチング法を開発する必要がある。しかしながら、 RAMコンデンサの絶縁層は、初期に使用されていたONOは 現在のレベルでは既に滴さず、後のRST等によっても皆 拡散の問題を抱えている。一方、酸化ハフニウム(Hf0) ,) を用いた場合においては、拡散の問題が少ないが、 しかしエッチングにおいては熱硫酸エッチングにある耐 執影備の問題があり、ドライエッチングではドープ無し のシリカグラス (即ちUSG, un - doped silica glass) や硼リンシリカグラス (BPSG) 等のエッチング選択率不 足の問題が出てくる。

【0004】そこで図1のエッチングゲート絶縁層前の 20 断面図に示すように、従来使用されている酸化ハフニウ ムのゲート絶縁層でCMOS (complementary metal oxide semiconductor) 製造の際には、先ずシリコンウェハー 1 FizLOCOS (Local Oxide of Silicon) PSTL (Shallow Trench Isolation) で隔離区 4 を形成し、更にリソゲ ラフによりイオンインプランテーションでn型ウェル2 とn型ウェル3を形成し、酸化ハフニウム(HfO2)膜 5、ドープシリコン7及び辞化タングステンその他のけ い化物膜 8 を推繕させ、砂化ハフニウムをエッチング停 止層としてリソグラフによりエッチングしてゲート9を 30 方法によって非常に優れた選択性を提供する。 形成する。さらにリソグラフによるイオンインプランテ ーションで少量ドープしてソース/ドレイン区8を形成 し、更に全面にチッ化シリコン膜を堆積させ、更に異方 性のドライエッチングでチッ化シリコン側壁6を形成 し、図2に示すようにリソグラフによるイオンインプラ ンテーションで、ドープ度の高いn'ソース/ドレイン区 1 0 及びP ソース/ドレイン区 1 1 のLDD構造を形成 し、このとき酸化ハフニウムは未だ除去されておらず、 イオンインプランテーション時のクッション層として使 用され、シリコン表面を傷つけないようにしている。 [0005]

【発明が解決しようとする課題】しかし上述のような公 知の方法において、最後に公知のドライエッチングでソ ース/ドレイン区の酸化ハフニウムを除去するが、酸化 ハフニウムがUSG (un-doped silica glass) とシリコ ンのエッチング選択比が大きくないため、完全に酸化ハ フニウムを除去するためにはオーバーエッチングしてし まうことがあり、よってソース/ドレイン区の表面のシ リコンと隔離区のUSGは陥没14した個所が形成されて

の電流ロス増加が避けられず、同様にDRAM絶縁層エッチ ングの際、下層雷極(ロアーエレクトロード、lower El ectrode) と層間の絶縁膜 (IMD) を傷つける可能性も大 きい。また熱硫酸によるウェットエッチングによる場合 にはエッチング選択率には優れるものの、エッチング率 が不足し、目つ耐熱耐酸槽を使用しなければならない。 そこで上述のような公知構造の方法における高絶縁性薄 層のゲート高絶縁性エッチングに関わる様々な問題を解 決するべく、高絶縁性薄層に低温エッチングする際、二

- 10 酸化シリコン、IISG、ポリシリコン、及びシリコンウェ ハーに対し、比較的高い選択比を具有するエッチング法 を提供し、IISGやポリシリコンゲート、並びにソース/ ドレインがエッチングによって陥没した部位が形成され ないようにし、雷流のロスと表面の高低差を少なくし、 同時に製造過程における時間を短縮して製造効率を上げ るべく、低温目つウェットエッチングによる本発明の高 絶縁性薄層の低温ウェットエッチング法、並びに高絶縁 性ゲート絶縁層を具える半導体装置製造法を提供する。 [0006]
- 【課題を解決するための手段】先ず、弗化水素酸と過塩 素酸 (HC104) やその他の過ハロゲン族元素酸 (HBrO., HIO。) の混合液で酸化シリコン上或いはポリシリコン 上の高絶縁性薄層をエッチングする。混合比は1:50か ら1:5000の範囲になるようにし、そのうち最も理想的 な比率は1:1000~1:2500の範囲とし、低温下でウェッ トエッチングを行い、高絶縁性薄層に対するエッチング 率は10Å/min以上となるが、しかし酸化シリコン(SiO 2), USG (un-doped silica glass), ポリシリコン等 に対するエッチング率は皆10Å/min以下であり、この

[0007] stcOMOS (complementary metal oxide se miconductor) ロジックコンポーネントを製造するべ く、ゲートにドープの少ないソース/ドレインとゲート 極側壁とを形成後、高絶縁性ゲート極絶縁層に対してソ ース/ドレイン上の部分で弗化水素酸と過塩素酸或いは その他の過ハロゲン族元素酸の混合液でエッチングによ り除去し、ソース/ドレイン上のシリコンとSTI内のUSG やポリシリコンゲート、並びに金属ゲートや耐火金属シ リコン化物ゲートを傷つけないようにする。

【0008】更に、高絶縁性コンデンサを製造するDRAM においては、DRAMを完了したトランジスタ構造と下層電 極層(ロアーエレクトロード)において、並びに下層電 極層(ロアーエレクトロード)上に高絶縁性薄層を堆積 させて、コンデンサの絶縁層とし、フォトレジスト (Ph oto Resist, P.R.) で下層電極層(ロアーエレクトロー ド)と、その上の高絶縁性膜を保護し、更に弗化水素酸 と過塩素酸やその他の過ハロゲン族元素酸の混合液でウ ェットエッチングを施して下層雷極層(ロアーエレクト ロード) 以外の高絶縁性薄層を除去し、優れたエッチン しまう。更に後続の工程を完成したら、コンポーネント 50 グ効果を提供し、下部の硼リンシリカグラス (BPSG) や

リンシリカグラス(PSG)を傷つけず、且つ高絶縁性薄 層に対するエッチング率が10入/min以上であるのに対 し、BPSGやPSGに対するエッチング率は10系/min以下で ある結婚を提供する。

【0009】高絶縁性コンデンサを製造するべく、下層電極層 (ロアーエレクトロード)の基板上前面に高絶縁性薄層を堆積させてコンデシサの絶縁層とし、リソグラフを利用した製造工程で形成されたフォトレジスト (hoto Resist, P.R.)で下層電極層 (ロアーエレクトロード)及びその上の高絶縁性薄層を保護し、弗化水素酸と退ハロゲン族元素酸の混合液をエッチング液とし、低温下でエッチングを進行して下層電極層 (ロアーエレクトロード)以外の高絶縁性薄陽を除去し、その下のシリコン基板や隔離酸化シリコンを傷つけないようにする。【0010】

【発明実施の形態】高誘電率である酸化ハフニウム (Hf (b) 層のエッチングは、異なるエッチング液によって行 われる。先ずPVD (physical Vapor Deposition) 法で は、USGとポリシリコンが皆CVD (Chemical Vapor Depos ッチング前後の厚さを測定する。尚これらの堆積、測定 においては皆一級レベルの無塵室内で完成され、一人の 者が測定を担当する。160℃の濃硫酸(L SO₄)で高絶縁 性薄層に対してエッチングを行い、そのエッチング率は 1.25~5.25 Å /minであり、該USGとのエッチング選択比 は1:1であり、「可」の範囲ではあるが、しかし高温の 酸に耐える槽を見つけるのは容易でなく、槽の維持も難 しいものとなっている。しかしながら、純リン酸(ELPO *) , 純ペルオキソ塩素酸(HC10。) , 純塩酸(HC1) , 純臭化水素酸 (NBr), 純よう化水素酸 (HI), 純しゅ う酸(COOH) 2等のエッチングは皆エッチング率が低過 ぎ、適当ではない。それでは薄い弗化水素酸(HF: H20) =1:2000)でエッチングした場合、高絶縁性に対する エッチング率は1 Å /minと非常に遅く、IISGに対するエ ッチング率は7Å/minとやや高いものの選択比は1:7で あり、不適当である。それはShallow Trench Isolation (STI) 中のUSGが多すぎるためである。しかし弗化水素 酸とペルオキソ塩素酸の混合液により低温の下でエッチ ングする場合は体積混合比 (volume ratio) が1:50か っており、しかしペルオキソ塩素酸の濃度の増加に伴っ てUSGとのエッチング率が低下してしまい、1:2000時で はHfO: とUSGのエッチング選択比が1:0.65となる(図

【0011】図3に示す邦化水素機の混合溶液は、異なる混合比で得られるIIIのとUSGのエッチング選択比の曲線図であり、図中より見て取れるように、選択比はIII0 2:USG=1:66=0.015となっており、徐々に1:0.65= 1.54にまで上昇しており、混合比が増加すると選択比も 上がることがわかる。図4 任正すように異なる体積混合 50

3. 図4参照)。

れている。USGに対するエッチング率が10Å/min以下に 徐々に下がり、ポリシリコンに対するエッチング率は皆 10Å/min以下となる。よって高絶縁性薄層 (HfO:) に エッチングする場合は、常温で目つ充分な速度であり、 適当なエッチング率であると言え、STU隔離層上のUSGと ゲートのUSG及びゲートのポリシリコン、金属、耐火金 属シリコン化物やコンデンサ下層電極層(ロアーエレク 10 トロード) トのポリシリコン、BPSG、PSG層間の絶縁膜 (IMD) を傷つけることがなく、低温下でエッチングが 行われるため、酸に耐える複雑な構造の槽を準備する手 間とコストが省け、大量生産に適するようになる。低温 (0~100℃) 下で弗化水素酸とペルオキソ塩素酸の体積 混合比は1:50から1:500の範囲であり、酸化ハフニウ ム (HfO_c) 層に対するエッチング率、及び湿酸化膜やUS G、BPSG及びポリシリコン等に対する選択比が充分であ り、1:1000から1:2500の範囲であることが最も理想的

比で1:5より1:2000にまで徐々に上げた場合、高絶縁

性 (HfO_c) のエッチング率は皆10 Å /min以上に維持さ

は、US(とポリシリコンが特CVD (Chenical Vapor Depos ititon) で堆積されており、CVD法では加縁 analyzerでユ 20 ngle wafer tools) バッチタイプのエッチング機、9 pg: エッチング機(5i ngle wafer tools) パッチタイプのエッチング機、9 pg: エッチング機(5i ngle wafer tools) 内で行われ、特に温で高絶 をおいては岩一級レベルの無應室内で完成され、一人の 者が測定を担当する。160℃の濃硫酸(H SOI。)で高絶縁 性性層に対してエッチングを行い、そのエッチング連択比は1:1であり、該US(とのエッチング選択比は1:1であり、「可」の範囲ではあるが、しかし高温の 酸に耐える槽を見つけるのは容易でなく、槽の維持も難しいものとなっている。しかしながら、純りン酸(H PO)、給ペルオキン坦素素像(IBCO)。 いのたながら、純りン酸(H PO)、 に関い が表しまた、その他の過しいものとなっている。しかしながら、純りン酸(H PO)、 43ペルオキン坦素素像(IBCO)。 地域は関(ICO)。

r)整合工程を含むものでさえあれば上述に限られない。3 【0013】図6に示すように、p型シリコンウェハー

等のけい化物をWixに取って代えてもよい。ゲートもポ

リシリコンゲートに限らず、その他の金属ゲート、耐火

金属けい化物ゲートとしてもよく、高絶縁性ゲート絶縁 膜のCMOS(complementary metal oxide semiconducto (6)

基板 1 上に選択的にSTI (Shallow Trench Isolation) 隔離区 4 を設けてアクティブエリアを形成し、次にリト グラフによるイオンインプランテーションで、p型ウェ ル2とn型ウェル3を形成し、該p型ウェル区域はNMOS区 域を、またn型ウェル区域はPMOS区域を形成する。次に 図7に示すように、上述の基板上にPVD法によって高絶 縁性薄層 (Hf 0: や2r0:) 5を形成し、ゲート絶縁膜を 形成し、続いて全面にポリシリコン層 6 , 即ち後のポリ シリコンゲートを形成する。

【0014】図8に示すように、n型ウェル区域3はリ ソグラフによってフォトレジスト (Photo Resist, P. R.) PR1で被覆し、n型不純物(As やp) をp型ウェル区 2上のポリシリコン層6にイオンインプランテーション し、N ドープの電気抵抗が小さいポリシリコン層 6aを 形成する。フォトレジストPR1除去後、図9に示す過程 において、n型ウェル区域2トをリソグラフによりフォ トレジストPR2で被覆し、不純物 (B やBF2 をp型ウェ ル区 2 上のポリシリコン層にイオンインプランテーショ ンし、p ドープの電気抵抗が小さいポリシリコン層 6b を形成する。

【0015】続いて、該PR2を除去した後、図10に示 すように、全面に玤化タンダステン (WSix) 層7を堆積 させ、ゲートの抵抗を下げるが、珪化タングステンを堆 精させなくともよく、後続の手順中でソース/ドレイン と共に珪化タングステンを形成させてもよい。図11に フォトレジストを形成し、選択的に珪化タングステン層 7とポリシリコン層6に対してエッチングを施し、ゲー トを形成する珪化タングステン層 7a. 7b及びポリシリ に図12に示すように、n型ウェル区3上にリソグラフ によってフォトレジストPR3を形成し、ゲート9aとフォ トレジストによる被覆の下、極少量(1×10 ~1×10 ~ cm²) のn型ドープ (As やp) をn型ウェル区内にイオ ンインプランテーションし、n ソース/ドレイン区10 を形成する。

【0016】図13に示すように、該PR3を除去した 後、p型ウェル2上にリソグラフによってフォトレジス トPR4を形成し、ゲート9bとフォトレジストに被覆され ている状態の下、極少量 (1×10¹² ~1×10¹⁴ cm¹²) のp 型ドープ(B) がp型ウェル区3内にイオンインプラン テーションされ、p ソース/ドレイン区11を形成す る。図14に示すように、該PR4を除去した後は、チッ 化シリコン層を全面に形成し、異方性のドライエッチン グでチッ化シリコン側壁8を形成し、このときゲート9 a. 9b及び該側壁8の覆われる個所以外の高絶縁性薄層 5は皆露出している。図15に示すように、弗化水素酸 と渦塩素酸やその他の渦ハロゲン族元素酸をエッチング 液とし、該ゲート9a. 9b並びに側壁8を覆い、酸槽内 にてウェットエッチングを行い、ソース/ドレインと隔 50 ポリシリコンのトップエレクトロード23ともう一つの

離槽上の高絶縁性薄層を除去する。使用するHF:HC104 の体積混合比は1:50から1:5000とし、最も理想的なの は1:1000から1:2500となっており、低温(0℃~100 で)下でエッチングを准行させる。この方法は公知の方 法において、硫酸が160℃の温度下でエッチングを行う のより簡単であり、設備も耐熱性を考慮しなくてよく、 且つエッチング率が速い、ドライエッチングよりもシリ コンと酸化シリコン (JISG或いは湿酸化物) を傷つけ難 く、電流のロスや表面の凹凸が極力避けられる。

- [0 0 1 7] CMOS (complementary metal oxide semico nductor) コンポーネントのゲート製造過程はここで一 日終了し、以降の製造過程は公知の方法同様に行われ る。例えばn°やn°をイオンインプランテーションでLDD ソース/ドレインを形成し、TiSioやCoSio等のけい化物 (Salicide) をソース/ドレイン上に形成し、ゲートが まだ玤化タンゲステンを形成していない場合、この手順 で形成されるけい化物がポリシリコン6a及び6b上に形 成し、後続の製造工程である金属化工程を終了する(完 成後のCMOSロジックコンポーネントは図5参照)。
- 20 【0018】実施例三では、図16に示すものは、高絶 縁性絶縁層(HfO:やZrO:) コンデンサのDRAMが、スタッ ク下層電極層 (ロアーエレクトロード) を形成し、高絶 縁性薄層 (Hf0: やZr0:) を堆積した後の断面図であり、 の型ウェル2 トの隔離槽4、LDDソース/ドレイン12 (或いはLDDでなくn'ソース/ドレイン)ゲート9、層 間絶縁膜 (HD) 15. タングステン或いはポリシリコ ンコンタクトホール17、BPSGで形成された金属間絶縁 膜(IMD) 16とチッ化シリコンエッチング停止層1 9. 下層電極層 (ロアーエレクトロード) 21などの製
- コン層 6 c, 6 dを、それぞれゲート 9 a, 9 bとする。次 30 造工程を完成した後、PVDで高絶縁性薄層 2 2 を堆積し てコンデンサの絶縁層(図16参照)とするが、これに 限らず下層雷極層(ロアーエレクトロード)の形状はス タック状やその他の大面積のものとしてもよい。

【0019】図17に示すように、弗化水素酸や渦塩素 酸、或いはその他の過ハロゲン族元素酸をエッチング液 とし、フォトレジストPR5で保護される下層電極層(ロ アーエレクトロード) と下層電極層(ロアーエレクトロ ード) 上の高絶縁性薄層に対してエッチング機内でウェ ットエッチングを行い、下層電極層(ロアーエレクトロ 40 ード) 以外の高絶縁性薄層を除去する。使用するIF: HC

104の体積混合比は1:50から1:5000とし、低温(0℃~ 100℃) 下のエッチングを進行させる。この方法による と、公知の技術による硫酸が160℃の高温の下でエッチ ングを行うのよりも容易であり、設備に必要であった耐 高温、耐酸の器材に係るコストや手間も省けた上、尚エ ッチング率を上げることにも成功し、ドライエッチング によるBPSGの金属層間絶縁膜(DID) 16を傷つけるこ となく、電流のロスや表面の凹凸を極力避ける目的が達 成された。図18に示すように、後続の製造工程中では (7)

層IMD24等は、貫通孔25で最上層電極層(トップエ レクトロード) をボンディングパッド26にまで接続 し、電気熔接による接地等の工程が終了する(図17参 昭)。

11

【0020】実施例4においては、既に下層電極層(ロ アーエレクトロード) の完成した基板上全面に高絶縁性 薄層を堆積させてコンデンサの絶縁層とした後、リソゲ ラフによって形成したフォトレジストで下層電極層(ロ アーエレクトロード) とその上の高絶縁性薄層を保護 し、弗化水素酸と渦ハロゲン族元素酸の混合液をエッチ 10 る。 ング液とし、低温下でエッチングを進行し、下層電極層 (ロアーエレクトロード) 以外の高絶縁性薄層を除去 し、それからトップエレクトロードを堆積し、並びに後 続の金属化工程を完成させることでも、同様の高絶縁性 薄層のエッチング効果が得られる。

[0021]

【発明の効果】本発明によると、従来の工程における設 備において必要であった耐熱、耐酸性の問題が解決され たことでコストが低減したと共に製造工程が容易になっ たこと、並びにアクティブエリアに凹凸が形成されるの 20 3 n型ウェル が免れられたことで、コストと品質面両方において優れ たエッチング効果を提供するのに成功した。

【図面の簡単な説明】

【図1】公知の技術におけるCMOS (complementary meta l oxide semiconductor) の製造工程初段階でゲートの チッ化シリコン側壁を形成した後、ゲート絶縁層にエッ チングする前の断面図である。

【図2】公知の技術におけるCMOS (complementary meta 1 oxide semiconductor) の製造工程初段階でドープの 多いソース/ドレインを形成した後、高絶縁性薄層にエ 30 9,9a,9b ゲート ッチングした断面図である。

【図3】HF、HC104で異なる体積比によって得られたHf0 とUSGのエッチング選択比における曲線図である。

【図 4】 HF、 HC10, で異なる体積の混合比による、高絶 縁性のHfO: USG、ポリシリコンに対するエッチング率 における曲線図である。

[🗵 5] CMOS (complementary metal oxide semiconduc tor) ロジックコンポーネント製造完成後の断面図であ る。

【図 6】 CMOS (complementary metal oxide semiconduc 40 19 チッ化シリコン tor) 基板の断面図である。

【図7】高絶縁性(HfO:)とポリシリコンを堆積した後

の断面図である。 【図8】n をポリシリコンにドーピングした後の製造工 程である。

【図9】n をポリシリコンにドーピングした後の製造工 程である。

【図10】 珪化タングステンを堆積する工程である。

【図11】 珪化タングステンとポリシリコンをエッチン

グしてゲートを形成する工程である。 【図12】 イオンインプランテーションでn ドープ型の

ソース/ドレインゲートを形成する工程である。

【図13】 イオンインプランテーションでp ドープ型の ソース/ドレインゲートを形成する工程である。

【図14】チッかシリコン堆積後、異方性エッチングに

よって側壁を形成する工程である。 【図 1 5】HF、HC10。の混合液でソース/ドレインゲー

ト上の高絶縁性(HfO_c)にエッチングを施す工程であ

【図16】DRAMがスタック式の下層電極層(ロアーエレ クトロード)が形成された後、高絶縁性(HfOL)が堆積 された断面図である。

【図17】DRAMが高絶緑性をエッチングされた後の断面 図である。

【図18】DRAM完成後の断面図である。

【符号の説明】

1 p型シリコンウェハー基板

2 p型ウェル

4 LOCOS或いはSTI隔離層

5 高絶縁性 (HfO₂) 層

5a 高絶縁性 (HfO₂) ゲート絶縁層

6 ポリシリコンゲート

6a りんドープポリシリコン

6b. 6c. 6d ポリシリコン層

7 Wsix或いはTiSi2

8 チッ化シリコン (Si₃ N₄) 側壁

10 n 少量ドープ

11 p 少量ドープ

12 n ソース/ドレイン

13 n ソース/ドレイン

14 エッチング後の陥没個所

1.5 層間絶縁膜 (ILD)

16 金属層間絶縁膜(IMD)

17 コンタクトホール

18 会屈線

20 貫通孔

200 ロジックコンポーネント

21 下層電極層(ロアーエレクトロード) (lower El ectrode).


22 コンデンサ高絶縁性(HfOz 或いはZrOz) 絶縁膜


2.4 IMD


25 貫通孔


26 ボンディングパッド

PR1, PR2, PR3 フォトレジスト











[図4]




体積比 X (HF:HClO4 =1:X)


【図5】




[図6]









[図8]




[図9]




[図10]




【図11】




[図12]










【図14】




【図15】







【図18】



フロントページの続き

(72)発明者 蕭 世乙

台湾 嘉義県太保市南新里北港路二段71号

(72)発明者 康 宗貴

台湾 新竹市光復路一段89巷123-1号5

楼之2

(72)発明者 崔 秉鉞

台湾 新竹市大学路56号14楼之2

(72)発明者 黄 誌鋒

台湾 新竹市大学路1001号工程四管630室

(72)発明者 梁 建翔

台湾 新竹市大学路1001号工程四管630室

F ターム(参考) 5F043 AA37 BB25 EE40